קיידנס מרחיבה את פלטפורמת האימות הפורמלית JasperGold®, שפותחה בישראל

היישומים החדשים משפרים את איכות תכנון ה-IP הודות לצמצום של עד 80% בשינויים ב-RTL בשלב האחרון
קיידנס דיזיין סיסטמס (Cadence), מובילה עולמית בתחום התכנון האלקטרוני, הכריזה על הרחבה של פלטפורמת האימות הפורמלית שלה, ה-JasperGold®, אשר פותחה על ידי צוותי החברה במרכזי הפיתוח בחיפה ובארה"ב. זאת, עם הצגתם של היישומים JasperGold Superlint ו-Clock Domain Crossing (CDC) – טכנולוגיות שמטרתן להתמודד עם דרישות האישור הסופי (RTL signoff).
ה-Superlint ו- CDC Appsמביאות את העוצמה של טכנולוגית האימות הפורמלית JasperGold אל שולחן העבודה של מתכננן ה-RTL. היישומים החדשים משפרים את איכות תכנון ה-IP הודות לצמצום של עד 80% בשינויים ב-RTL בשלב האחרון, וקיצוץ של עד ארבעה שבועות בזמן הפיתוח של ה-IP בהשוואה לפתרונות אימות קיימים.
עם התכנונים הגדולים והמורכבים יותר הקיימים כיום לעומת העבר, יש צורך הולך וגובר לפתח IP חזק ויציב שמאפשר שימוש חוזר במגוון מערכות על-גבי שבב (SoCs) כדי לשפר את הפרודוקטיביות של מתכננים. בדיקות אישור סופי שבוצעו בעבר בשלב של יישום ה- netlistצריכות להתבצע היום על תכנון ה-RTL. כלים מסורתיים של CDC ושל static lint נמצאו לא יעילים בהבטחה שקוד ה-RTL אכן מציע את האיכות הטובה ביותר. היום יש למתכננים גישה לבדיקות פונקציונליות עשירות יותר ולכלי ניפוי שגיאות חכמים יותר מונעי "פורמל" לצורך הפחתת הפרות וחריגות רעש – אחד האתגרים הדוחקים ביותר היום באישור הסופי של RTL.

Cadence Design Systems (קיידנס)
קיידנס מאפשרת חדשנות לתחום התכנון האלקטרוני, וממלאת תפקיד מרכזי ביצירת הטכנולוגיות המתקדמות ביותר של מעגלים משולבים ומוצרי אלקטרוניקה. לקוחות קיידנס משתמשים בתוכנה, חומרה, IP ושירותים נוספים אשר פותחו בחברה, במטרה לתכנן ולבצע וריפיקציה של שבבים מתקדמים, מוצרי אלקטרוניקה צרכנית, ציוד תקשורת ורשת ומערכות מחשוב. מטה החברה שוכן בסן-חוזה, קליפורניה, ומשרדי מכירות, מחקר ופיתוח פזורים ברחבי העולם במטרה לשרת את תעשיית האלקטרוניקה הבינלאומית.